知识点：控制器

提到座舱域控制器用的主控SoC芯片，大家第一个会想到应该就是高通的SA8155P 。目前，在主机厂新上市的中高端车型中，其座舱的主控SoC芯片多是采用高通的SA8155P， SA8155P为什么会得到众多主机厂的青睐呢？不妨先看一看高通座舱SoC芯片的迭代历程。

 

高通座舱芯片的迭代历程

高通四代座舱SoC芯片的算力

通过对比高通的四代座舱芯片，能够从侧面反映出：智能座舱的算力需求在不断增长，不管是CPU算力（DMIPS）、GPU算力（FLOPS）或者是NPU算力（TOPS）。

 

CPU算力和NPU算力需求预测（数据来源 - IHS Markit）

那么，智能座舱算力需求不断增长 的 驱动力又是什么呢？

1）EE架构的不断升级推动座舱功能集成化

 

智能座舱系统架构图（图片来源：大陆集团，中金公司研究部）

座舱集成的功能越来越多，需要处理的数据越来越多、也越来越复杂，因此座舱对算力的需求将持续增长。当前座舱域控制器功能集成的外在表现主要有：一芯多屏、舱内感知技术融合 、舱泊一体等。

2） 舱内应用场景的拓展

传统意义上的座舱一般只服务于驾驶员，现在 座舱的概念 从“驾舱”扩展 到整个 “ 座舱 ” ，服务的 对象 就不再 只 是 重点针对 驾驶员，还包括了副驾 和 后排 乘客 。

芯驰科技资深产品市场总监金辉说 ： “ 传统的车机 系统 基本上只和驾驶员发生交互，而现在的智能座舱系统还需要同时和多个乘客发生交互，即多人交互。 ”

随着 自动驾驶能力 由人机共驾过渡到无人驾驶阶段， 座舱的应用场景不断拓展，除了用于导航、安全预警等传统驾驶/安全相关的需求外， 各种各样的人机交互 以及 娱乐体验变得越来越突出 ， 座舱的应用场景开始逐渐延伸到办公、生活以及娱乐等。

应用场景不断地拓展，自然会衍生出一些新的功能需求，从而间接推动座舱算力需求的增长。

3）数据安全的重视

座舱内的应用生态越来越丰富， 它 对安全性的 要求也变得越来越高。“ 每个人都希望 保护好自己的隐私 ，国家也推出了数据保护 和 个人隐私保护 相关 的法律和法规 。 数据安全的处理， 在 一定程度上也会推高 座舱 对 算力的需求 。 ” 均联智行中国区CTO陈远介绍说。

本文先从智能座舱域控制器的硬件架构特点入手，再从功能集成表现、产品形态、数据安全三个维度讲智能座舱域控制器的技术发展趋势。

1. 座舱域控制器硬件架构特点?

1.1 座舱域控制器硬件架构方案：SoC + MCU

当前，座舱域控制器和智驾域控制器的硬件架构非常相似，都是SoC+MCU的方案。

座舱域控控制器的主控SoC芯片用于跑复杂的操作系统，做大数据的处理，比如图像、视频、音频等非结构化数据的处理。

但是，现在的智能座舱主控SoC芯片架构多是从手机端迁移过来的，本身不带车载网络访问的接口，比如CAN、MOST、LIN等。因此，需要搭配MCU去访问车身网络。因此， 复杂的座舱域控制器一般都是采用两类芯片：SoC+MCU。

一般情况下：

1）SoC运行Hypervisor，在Hypervisor之上运行两类操作系统，其中对实时性和安全性要求比较高的安全域模块跑在QNX或者Linux系统上；对实时性要求不太高、但对生态要求比较高的娱乐域模块跑在Android系统上；

2）MCU运行AUTOSAR系统，用于CAN/LIN总线的唤醒、通讯以及电源管理等。

座舱域控系统软件架构（图片来源：公众号-阿宝1990）

为什么MCU是座舱域控硬件架构中不可或缺的一部分呢？诺博汽车副总经理陈礼顺解释道：“MCU的实时性和可靠性要求非常高，启动唤醒都是毫秒级别，需要支持CAN、LIN各类车载通讯总线。座舱域控制器与车身、动力等控制器的信息交互需要通过MCU来完成。另外，MCU还需要对SoC进行电源管理和状态监控。

“也有厂商打算通过在SoC里面集成一个MCU模块，来替代外挂的MCU，但是目前内置MCU的方案的可靠性有待验证，并且集成后的MCU和SoC电源需要考虑独立供电以降低静态功耗，实现起来也相对复杂些。

“相比于MCU，SoC的功耗很大（静态电流很大），所以在整机睡眠状态下，SoC一般处于断电状态，MCU处于供电状态。当MCU监控到有唤醒源时，会把SoC唤醒，然后SoC开始启动工作；如果SoC需要进入睡眠模式，MCU会把SoC电源给断掉。

“此外，整个产品级控制器的电源管理都是通过MCU去实现的，MCU是不可缺少的。”

1.2   座舱主控SoC芯片与智驾主控SoC芯片的区别

跟智驾主控soc芯片一样，座舱主控 SoC 芯片也 是 采用异构多核架构，并且，两者的内部架构也大体相似——都包括了 CPU、GPU、NPU等多种异构资源 ， 但 座舱和智驾 毕竟 是两种不同的应用场景，这就决定了座舱 SoC 芯片和 智驾 SoC 芯片在设计的时候会各有侧重点。

1）异构架构的侧重点不同

座舱域控器主控SoC芯片的侧重点是CPU和GPU，智驾域控器主控SoC芯片的侧重点是CPU和NPU。

• CPU用于通用逻辑运算，比如说系统调度、外部资源访问等，不管是座舱系统，还是智驾系统，CPU资源都是不可或缺的。
• GPU浮点运算能力强，但是在智驾SoC芯片上，基本上不会集成非常强的GPU，因为其内部NPU的张量单元本身就很强，不需要GPU去做张量运算和加速运算；座舱SoC芯片需要进行图像的3D渲染、图像拼接以及运行大型的3D 游戏等应用，因此座舱SoC芯片对GPU的能力要求会比智驾SoC芯片高。
• NPU作为神经网络算法的加速器，负责处理AI方面的计算需求。智能驾驶对NPU的算力需求比较大，这点毋容置疑；一些座舱SoC芯片虽然也带有NPU模块，可以做DMS或者LDW等一些基础的驾驶辅助功能，但整体而言，座舱主控SoC芯片中的NPU性能要弱于智驾主控SoC芯片中的NPU。
  

总之， 座舱主控SoC芯片是通用核强于专用核，智驾主控SoC芯片则是专用核强于通用核 。

2）接口定义的区别

座舱域控器主控SoC芯片和智驾域控制器SoC芯片的接口定义也有很大的区别。 均联智行中国区CTO陈远认为， 座舱 面向 的 应用场景 更侧重于 舱内的 人机交互能力 。 人机交互 则需 要提供大量的 数据 输出，比如 ， 视频 、 声音，还有 其它 投影图像 等数据输出 ； 同时，还需要获取车里的数据输入，主要是车内人员的数据输入——  有视频 （ DMS/OMS ）、 也 有 声音 （ 麦克风 ） 等。因此 ，座舱 SoC 芯片 会 面临一些多样化的传感器 数据的 输入和输出要求。

诺博汽车副总经理陈礼顺也基本认同这一观点，他说：“座舱外设的侧重点在于音视频等大数据的输入输出等。比如，支持多少DP或DSI 接口—— 决定了能接多少路显示屏；支持多少路TDM - 决定了是否可以实现更复杂的多场景音频通路；还要支持GNSS、WIFI、Bluetooth等模块接口。总之，座舱SoC芯片对外围接口的要求非常高。

“在自动驾驶系统解决方案中，毫米波雷达信号一般通过CAN总线传输，激光雷达信号一般通过以太网传输，这些都是标准通讯接口，因此，智驾主控SoC芯片的外设接口就相对简单，外设方面需要重点考虑摄像头的接入。”

3） 功能安全设计的差别    

“功能安全不是针对芯片，而是针对产品本身。功能安全设计是一个系统工程，既可以在芯片层面设计一些冗余或者增加一些状态检测，也可以针对控制器产品本身进行系统级的监控以及功能分解。

“芯片厂商在做SoC芯片设计开发的时候，如果考虑功能安全，必然要考虑它具体的应用场景，是应用于座舱，还是应用于驾驶，甚至是具体的某些工况，然后再针对相应的场景、工况做针对性的基于芯片层面的功能安全设计。”诺博汽车副总经理陈礼顺告诉九章智驾。

座舱SoC芯片和智驾SoC芯片在做功能安全认证方面没有 太大的差异 ， 但是在功能安全设计上有一定的差别。

据相关业内人士透露， 除芯片本身 的 功能安全设计 之外，还 需要 有其 它的 设计来联合保证 智能 驾驶 的 功能安全要求达标。 芯片 只 是一部分 ， 系统方案是另外一部分 ， 如果 要做系统方案备份，芯片设计本身就 需 有一些接口能够做 冗余 通讯方式 。

相对而言，座舱系统对功能安全设计 的 要求就要低很多，即便是对安全性和实时性要求比较高的仪表或者HUD模块，主控SoC芯片功能安全等级达到ASIL B即可满足要求。

相关推荐链接：

1、异步电机软运行机理探究

2、同步发电机运行技术与实践