知识点：集成组合逻辑电路 实验目的 1．掌握TTL、CMOS集成电路输入电路与输出电路的性质。 2．掌握集成逻辑电路相互衔接时应遵守的规则和实际衔接方法。 实验原理 1．TTL电路输入输出电路性质 当输入端为高电平时，输入电流是反向二极管的漏电流，电流极小。其方向是从外部流入输入端。 当输入端处于低电平时，电流由电源VCC经内部电路流出输入端，电流较大，当与上一级电路衔接时，将决定上级电路应具的负载能力。高电平输出电压在负载不大时为3.5V左右。低电平输出时，允许后级电路灌入电流，随着灌入电流的增加，输出低电平将升高，一般LS系列TTL电路允许灌入8mA电流，即可吸收后级20个LS系列准门的灌入电流。最大允许低电平输出电压为0.4V。
知识点：集成组合逻辑电路
实验目的
1．掌握TTL、CMOS集成电路输入电路与输出电路的性质。
2．掌握集成逻辑电路相互衔接时应遵守的规则和实际衔接方法。
实验原理
1．TTL电路输入输出电路性质
当输入端为高电平时，输入电流是反向二极管的漏电流，电流极小。其方向是从外部流入输入端。
当输入端处于低电平时，电流由电源VCC经内部电路流出输入端，电流较大，当与上一级电路衔接时，将决定上级电路应具的负载能力。高电平输出电压在负载不大时为3.5V左右。低电平输出时，允许后级电路灌入电流，随着灌入电流的增加，输出低电平将升高，一般LS系列TTL电路允许灌入8mA电流，即可吸收后级20个LS系列准门的灌入电流。最大允许低电平输出电压为0.4V。
2．CMOS电路输入输出电路性质
一般CC系列的输入阻抗可高达1010Ω，输入电容在5pf以下，输入高电平通常要求在3.5V以上，输入低电平通常为1.5V以下。因CMOS电路的输出结构具有对称性，故对高低电平具有相同的输出能力，负载能力较小，仅可驱动少量的CMOS电路。当输出端负载很轻时，输出高电平将十分接近电源电压；输出低电平时将十分接近地电位。
在高速CMOS电路54/74HC系列中的一个子系列54/74HCT，其输入电平与TTL电路完全相同，因此在相互取代时，有需考虑电平的匹配问题。
3．集成逻辑电路的衔接
在实际的数字电路系统中总是将一定数量的集成逻辑电路按需要前后连接起来。这时，前级电路的输出将与后级电路的输入相连并驱动后级电路工作。这就存在着电平的配合和负载能力这两个需要妥善解决的问题。
可用下列几个表达式来说明连接时所要满足的条件
VOH（前级）＞ViH（后级）
VOL（前级）＜ViL（后级）
VOH（前级）＞n×IiH（后级）
VOL（前级）＞n×IiL（后级）
n为后级门的数目
（1）TTL与TTL的连接
TTL集成逻辑电路的所有系列，由于电路结构形式相同，电平配合比较方便，不需要外接元件可直接连接，主要的限制是受低电平时负载能力的限制。表5-1列出了74系列TTL电路的扇出系数。
表5-1
74LS00 |
74ALS00 |
7400 |
74L00 |
74S00 |
|
74LS00 |
20 |
40 |
5 |
40 |
5 |
74ALS00 |
20 |
40 |
5 |
40 |
5 |
7400 |
40 |
80 |
10 |
40 |
10 |
74L00 |
10 |
20 |
2 |
20 |
1 |
74S00 |
50 |
100 |
12 |
100 |
12 |
（2）TTL驱动CMOS电路
TTL电路驱动CMOS电路时，由于CMOS电路的输入阻抗高，故此驱动电流一般不会受到限制，但在电平配合问题上，低电平是可以的，高电平时有困难，因为TTL电路在满载时，输出高电平通常低于CMOS电路对输入高电平的要求，因此为保证TTL输出高电平时，后级的CMOS电路能可靠工作，通常要外接一个提拉电阻R，如图5-1所示，使输出高电平达到3.5V以上，R的取值为2～6.2K较合适，这时TTL后级的CMOS电路数目实际上是没有什么限制的。
（3）COS驱动TTL电路
图5-1：TTL电路驱动CMOS电路
表5-2
LS-TTL |
L-TTL |
TTL |
ASL-TTL |
|
CC4001B 系列 |
1 |
2 |
0 |
2 |
MC14001B系列 |
1 |
2 |
0 |
2 |
MM74HC、HCT系列 |
10 |
20 |
2 |
20 |
CMOS的输出电平能满足TTL对输入电平的要求，而驱动电流将受限制，主要是低电平时的负载能力。表5-2列出了一般CMOS电路驱动TTL电路时的扇出系数，从表中可见，除了74HC系列外的其它CMOS电路驱动TTL的能力都较低。
既要使用此系列又要提高其驱动能力时，可采用以下两种方法
a．采用CMOS驱动器，如CC4049，CC4050是专为给出较大驱动能力而设计的CMOS电路。
b．几个同功能的CMOS电路并联使用，即将其输入端并联，输出端并联（TTL电路是不允许并联的）。
（4）CMOS与CMOS的衔接
CMOS电路之间的连接十分方便，不需另外接元件。对直流参数来讲，一个CMOS电路可带动的CMOS电路数量是不受限制，但在实际使用时，应当考虑后级门输入电容对前级门的传输速度的影响，电容太大时，传输速度要下降，因此在高速使用时要从负载电容来考虑，例如CC4000T系列。CMOS电路在10MHZ以上速度运用时应限制在20个门以下。
实验设备与器件
1．+5V直流电源
2．逻辑电平开关
3．0-1指示器
4．直流数字电压表
5．直流毫安表
6．逻辑笔
7．74LS00×2，CC4001，74HC00，电 阻：100Ω、470Ω、3KΩ，电位器：47K、10K、4.7K
实验内容
1． 测试TTL电路74LS00及CMOS电路CC4001的输出特性
图5-2：74LS00与非门与CC4001或非门电路引脚排列
测试电路如图5-3所示，图中以与非门74LS00为例画出了高、低电平两种输出状态下输出特性的测量方法。改变电位器RW的阻值，从而获得输出伏安特性曲线，R为限流电阻。
图5-3：与非门电路输出特性测试电路
（1）测试TTL电路74LS00的输出特性
在实验台的合适位置选取一个14P插座。插入74LS00，R取为100Ω，高电平输出时，RW取470Ω，低电平输出时，RW取10KΩ，高电平测试时应测量空载到最小允许高电平（2.7V）之间的一系列点；低电平测试时应测量空载到最大允许低电平（0.4V）之间的一系列点。
（2）测试CMOS电路CC4001的输出特性
测试时R取为470Ω，RW取4.7KΩ
高电平测试时应测量从空载到输出电平降到4.6V为止的一系列点；低电平测试时应测量从空载到输出电平升到0.4V为止的一系列点。
2．TTL电路驱动CMOS电路
用74LS00的一个门来驱动CC4001的四个门，实验电路如图5-1，R取3KΩ。测量连接3K与不连接3K电阻时的逻辑功能及74LS00的输出高低电平（测试逻辑功能时，可用实验箱上的逻辑笔进行测试，逻辑笔的电源+VCC接+5V，其输入口1NPVT通过一根导线接至所需的测试点）。
3．CMOS电路驱动TTL电路，电路如图5-4所示，被驱动的电路用74LS00的八个门并联。
图5-4：CMS驱动TTL电路
电路的输入端接逻辑开关输出插口，八个输出分别接逻辑电平显示的输入插口。先用CC4001的一个门来驱动，观测CC4001的输出电平和74LS00的输出逻辑功能。
然后将CC4001的其余三个门，一个个并联到第一个门上（输入与输入并联，输出与输出并联），分别观察CMOS的输出电平及74LS00逻辑功能。
最后用1/4 74HC00代替1/4 CC4001，测试其输出电平及系统的逻辑功能。
相关推荐链接：
